Skip to content
Verilog HDL
2012.04.21 22:49

4bit - counter

조회 수 5342 추천 수 0 댓글 0
?

단축키

Prev이전 문서

Next다음 문서

크게 작게 위로 아래로 댓글로 가기 인쇄
?

단축키

Prev이전 문서

Next다음 문서

크게 작게 위로 아래로 댓글로 가기 인쇄
//4-bit counter
module f_counter (count, clk, rst);
  input clk, rst;
  output [3:0]count;
  reg [3:0]count;
  
  always @ (posedge clk or negedge rst)
  if(!rst) count =0;
  else
    count = count + 1;
    
endmodule



//test 4-bit counter
module f_counter_test;
  reg clk, rst;
  wire [3:0]count;
  
  f_counter f_cnt (count, clk, rst);
  
  initial
  begin
    clk = 0;
    rst = 0;
    #10 rst = 1;
    forever #25 clk = !clk;
  end
endmodule




List of Articles
번호 분류 제목 글쓴이 날짜 조회 수
9 Verilog HDL 비트스트림 분석(특정 시퀀스에 반응) 빛담 2012.06.11 5721
8 Verilog HDL 4bit Binary Adder 빛담 2012.04.24 9466
7 Verilog HDL 2CH MUX 빛담 2012.04.22 4580
6 Verilog HDL 신호 만들기 빛담 2012.04.22 3255
5 Verilog HDL BCD Counter 빛담 2012.04.22 10966
4 Verilog HDL Shift Register 빛담 2012.04.22 1806
3 C++ 서브함수 불러내서 소수 출력하기 빛담 2012.04.22 8963
» Verilog HDL 4bit - counter 빛담 2012.04.21 5342
1 C++ pactorial 빛담 2012.04.21 3724
Board Pagination Prev 1 Next
/ 1

Powered by Xpress Engine / Designed by Sketchbook

sketchbook5, 스케치북5

sketchbook5, 스케치북5

나눔글꼴 설치 안내


이 PC에는 나눔글꼴이 설치되어 있지 않습니다.

이 사이트를 나눔글꼴로 보기 위해서는
나눔글꼴을 설치해야 합니다.

설치 취소