Skip to content
Verilog HDL
2012.04.24 17:22

4bit Binary Adder

조회 수 9468 추천 수 0 댓글 0
?

단축키

Prev이전 문서

Next다음 문서

크게 작게 위로 아래로 댓글로 가기 인쇄
?

단축키

Prev이전 문서

Next다음 문서

크게 작게 위로 아래로 댓글로 가기 인쇄
//4-bit binary adder
module binary_adder(Cin, A, B, Sum, Cout);
  input Cin;
  input [3:0]A, B;
  output Cout;
  output [3:0]Sum;
  
  reg Cout;
  reg [3:0]Sum;
  
  always @ (A or B)
 {Cout, Sum} = A + B + Cin;
endmodule




//4-bit binary adder test
module binary_adder_test;
  reg Cin;
  reg [3:0]A,B;
  wire [3:0]Sum;
  wire Cout;
  
  binary_adder ba (Cin, A, B, Sum, Cout);
  
  initial
begin
  Cin = 0;
  A=4'b1010;
  B=4'b0111;
end
endmodule

List of Articles
번호 분류 제목 글쓴이 날짜 조회 수
9 Verilog HDL 비트스트림 분석(특정 시퀀스에 반응) 빛담 2012.06.11 5721
» Verilog HDL 4bit Binary Adder 빛담 2012.04.24 9468
7 Verilog HDL 2CH MUX 빛담 2012.04.22 4744
6 Verilog HDL 신호 만들기 빛담 2012.04.22 3255
5 Verilog HDL BCD Counter 빛담 2012.04.22 10966
4 Verilog HDL Shift Register 빛담 2012.04.22 1807
3 C++ 서브함수 불러내서 소수 출력하기 빛담 2012.04.22 8963
2 Verilog HDL 4bit - counter 빛담 2012.04.21 5344
1 C++ pactorial 빛담 2012.04.21 3728
Board Pagination Prev 1 Next
/ 1

Powered by Xpress Engine / Designed by Sketchbook

sketchbook5, 스케치북5

sketchbook5, 스케치북5

나눔글꼴 설치 안내


이 PC에는 나눔글꼴이 설치되어 있지 않습니다.

이 사이트를 나눔글꼴로 보기 위해서는
나눔글꼴을 설치해야 합니다.

설치 취소